چکیده:
یکی از معروف ترین روشهای محاسبه هارمونیک استفاده از تکنیک FFT می باشد.در محاسبه هارمونيك با استفاده از FFT ، سه مسئله اصلي باعث توليد نتايج اشتباه مي شود: Picket – fence , leakage aliasing. با رعایت نرخ نایکوئیست،کاهش فرکانس رزولوشن و عبور سیگنال ورودی از پنجره زمانی وزن دار میتوان محاسبات دقیق تری انجام داد.
دراین مقاله به بررسی مشکلات محاسبه هارمونیک به روش FFT خواهیم پرداخت و با استفاده از پیاده سازی عملی بر روی تراشه FPGA ،اثر پنجره های مختلف برای کاهش خطا بررسی می شود.دراین طراحی الگوریتم محاسبه هارمونیک دقیقا پس از  پالس ساعت انجام می شود.
 كليدواژه ها:Picket-fence, Aliasing, Leakage, FPGA, FFT , هارمونیک 

مقدمه:
محاسبه دقیق هارمونیک امری مهم در شبکه قدرت می باشد.این کار برای توصیف بهتر دستگاههای الکتریکی در شرایط غیر سینوسی و همچنین طراحی مناسب ترفیلترهای جبران کننده اعم از پسیو واکتیو وتجهیزات دیگر مفید است[5].
تبديل فوريه اساس محاسبه هارمونیک را تشکيل مي‌دهد و از بین روش هایی چون تبدیل موجک روشی سریعتر و دقیقتر می باشد. FFT نسخه‌ای سريع‌تر از DFT است که از بعضی الگوريتم‌های هوشمند برای انجام همان عملياتي که DFT انجام مي‌دهد،استفاده مي‌کند و در عين حال زمان کمتري را صرف انجام اين امور مي‌کند. پيچيدگي DIT FFT يک N نقطه‌اي، برابر با  است اما دراین روش سه مسئله اصلی باعث خطا می شود. Aliasing,Leakage,Picket-fence [2,3]
 
-کاهش اثر Aliasing:
Aliasing یا تداخل بر اثر فرکانس نمونه برداری پایین ایجاد می شود.فرض کنید سیگنال پیوسته  با تبدیل فوریهو باند فرکانسی محدود ، با فركانس نمونه برداري شود (شكل 1)سیگنال خروجی بصورت زیر خواهد بود:   
 (1)
در حوزه فركانس روابط زير برقرار خواهد بود:
(2)
(3)
(4)
همان طور كه در شكل(2) مشخص است در صورتيكه رابطه  برقرار باشد تداخل در سيگنال نمونه برداري شده بوجود مي آيد. بنابراين براي جلوگيري از تداخل بايد شرط  كه به نرخ نايكويست معروف است برقرار باشد.

شكل 1: تبدیل فوریه درست از یک سیگنال هارمونیک دار

  

 
شكل2: اثر الیاسینگ در اثر فرکانس نمونه برداری پایین

 
-کاهش اثر Leakage:
برای محاسبه هارمونیک توسط سیستم های دیجیتال باید تعداد نمونه ها محدود باشد ، به همین دلیل سیگنال ورودی از یک پنجره زمانی عبور داده می شود[4]
(5)
 
 
فرض کنیم سیگنال ورودی بصورت معادله (6) باشد.
(6)
دراین صورت سیگنال عبور داده شده از پنجره مستطیلی بصورت معادله (7) خواهد بود.
(7)
در حوزه فرکانس پنجره مستطیلی به تابع Sinc وسیگنال در نظر گرفته شده به  تبدیل می شود وسیگنال در حوزه فرکانس مطابق معادله (8) خواهد بود.
 
 
(8)
با نادیده گرفتن اثر فاز،دامنه  مطابق شکل (3) خواهد بود . همانطور که از شکل مشخص است انرژی بر روی محور پخش شده است و در یک فرکانس تمرکز نیافته است .با نمونه برداری از این طیف در صورتی که فرکانس نمونه برداری مضارب صحیحی از  نباشد (مطابق شکل(4)) دقت در محاسبه هارمونیک کاهش می یابد،لذا از پنجره های زمانی وزن دار برای کاهش خطا استفاده می شود.[1]
 

شکل3 :نشتی در سیگنال

شکل4 :نشتی در سیگنال گسسته
 

 
شکل5 :اثر نشتی (طول پنجره 1.05 )

-کاهش اثر Picket-fence:
FFT يك تابع گسسته مي باشد و تنها دامنه فركانس هايي كه روي اين نقاط گسسته در حوزه فركانس قرار مي گيرند را به طور دقيق محاسبه مي كند چنانچه سيگنال ورودي حاوي فركانسي باشد كه مضرب صحيحي از فركانس اصلي نباشد آن فركانس ديده نمي شود به اين پديده  Picket-fence گفته  مي شود(شکل 6).

 

شکل6 : اثر picket-fence

 
یکی از روشهای کاهش اثر Picket-fence ، کاهش فرکانس رزولوشن می باشد(شکل7)،اگر فرکانس نمونه برداری و تعداد نمونه ها برای انجام محاسبات FFT برابر با باشد،فرکانس رزولوشن برابر است با:
(9)
به طور کلی فرکانس رزولوشن FFT ،باید کوچکتر یا مساوی بزرگترین مقسم علیه مشترک فرکانس های موجود در سیگنال ورودی باشد.
 

شکل7 :کاهش اثر picket-fence (با کاهش فرکانس رزولوشن)

 
پیاده سازی محاسبه گر هارمونیک بر روی تراشه FPGA
باتوجه به مطالب بیان شده مناسب ترین روش برای پیاده سازی محاسبه گر هارمونیک FFT است.در این پیاده سازی برای کاهش اثر Picket-fence فرکانس رزولوشن 25 هرتز در نظر گرفته شده است.با کاهش فرکانس رزولوشن محاسبات دقیق تر ولی حجم و زمان محاسبات افزایش می یابد،دراین طراحی تکنیک هایی چون Pipelining ومحاسبات موازی[8,9]،اثر کاهش فرکانس رزولوشن را جبران کرده است (شکل 8).الگوریتم FFT در این طراحی دقیقا پس ازپالس ساعت انجام می شود.
 

شکل8 : ساختار بلوکي مدار FFT

برای کاهش اثر نشتی،قبل از بلوکFFT، برای عبور سیگنالهای ورودی از پنجره زمانی وزن دار ،بلوک Windowingقرار داده شده است(شکل9).
 

شکل9: ساختار داخلي بلوک  محاسبه گر هارمونیک

شکل (10) ساختار داخلی بلوک Windoing   را نشان می دهد.بلوک Windowing به دلیل خط لوله بودن در بلوک ضرب کننده، دقیقا پس از N پالس ساعت انجام می شود.

 شکل10 : ساختار داخلي بلوک Windowing

 
برای انتخاب مناسب ترین پنجره برای کاهش خطا[1] طراحی برای چندین پنجره مختلف وسیگنالهای ورودی متفاوت تست شده است ونتیجه نهایی در جدول (1)بیان شده است.

 جدول 1ـمقایسه چند پیاده سازی با پنجره های مختلف

 

نتیجه گیری:
با افزایش بارهای غیرخطی در شبکه قدرت که تولید کننده هارمونیکها هستند لزوم اندازه گیری هارمونیکها بیش از پیش احساس می شود.تبدیل فوریه مناسبترین روش برای تحلیل هارمونیک می باشد.الگوریتم FFT ،یک روش سریع برای محاسبه DFT می باشد.با وجود قابلیت های تبدیل فوریه در عمل با مشکلاتی روبرو هستیم. برای کاهش اثر Picket-fence فرکانس رزولوشن باید زیر  25 هرتز در نظر گرفته شود با کاهش فرکانس رزولوشن محاسبات دقیق تر ولی حجم و زمان محاسبات افزایش می یابد،برای افزایش سرعت پیاده سازی تکنیک هایی چون Pipelining ومحاسبات موازی،اثر کاهش فرکانس رزولوشن را جبران می کند.برای کاهش اثر نشتی سیگنال های ورودی باید از پنجره زمانی وزن دار عبور داده شوند .با توجه به پیاده سازی انجام شده عبور سیگنال ورودی از پنجره Hanning قبل از محاسبه FFT باعث کاهش خطا در محاسبه هارمونیک می شود.الگوریتم طراحی شده برای محاسبه هارمونیک دقیقا پس از  پالس ساعت انجام می شود.
   
فهرست منابع
 [1] Automatic Generation of split-Radix 2-4 parallel-pipeline FFT processors:Hardware Reconfiguration and core Optimization ; prof Alexander A.petrovsky , sergei L.shkrdov,Proceedings of the international symposium on parallel computing in electrical Engineering ;2006 IEEE

[2] on the use of windows for harmonic analysis with the discrete fourier transform; Fredric j.Harris; 1978

[3] University of Rhode Island Department of Electrical and Computer Engineering. FFT Tutorial.
http://www.ele.uri.edu/~hansenj/projects/ele436/fft.pdf

[4] The Algorithm of Interpolating Windowed FFT for Harmonic Analysis of Electric Power System ;Fush Zhang , Zhongxing Geng ,and Wei Yuan;2001 IEEE

[5] R.C.Dugan ,M..MC Granaghan ,"Electrical power systems quality"

[6] Emmanuael C. Ifeachor, Barrie W. Jervis. Digital Signal Processing : A Practical Approach. Second Edition. Prentice Hall 2002.

[7] Ray Ranjan Varghese, and Chanjal G.Tharayil. Design, Simulation and Synthesis of an FFT Processor Using VHDL. Mar Athanasius College of Engineering, Kothamangalam. MAHATMA GANDHI UNIVERSITY, KOTTAYAM, KERALA 2001.

[8] Shousheng He , and Mats Torkelson. A New Approach to Pipeline FFT Processor. Department of Applied Electronics, Lund University, S-22100 Lund, SWEDEN.
http://ipdps.eece.unm.edu/1996/PAPERS/S19/HE/HE.PDF

[9] Modular Pipeline Fast Fourier Transform Algorithm. By Ayman Moustafa EL-Khashab. Presented to the Faculty of the graduate school of The Texas at Austin. In Partial fulfillment of the Requirements for the degree of Doctor of Philosophy. MAY 2003.
http://www.elkhashab.com/pdf/dissintr.pdf